公司簡介：信盈達(dá)是一家專注于嵌入式產(chǎn)品開發(fā)、嵌入式技術(shù)咨詢、嵌入式解決方案綜合的高新技術(shù)企業(yè)，為國內(nèi)外眾多個人和企業(yè)客戶提供基于嵌入式單片機(jī)、ARM、MIPS、FPGA等內(nèi)核整套解決方案和技術(shù)培訓(xùn)、技術(shù)咨詢等服務(wù)，公司下設(shè)有信盈達(dá)實(shí)訓(xùn)學(xué)院和信盈達(dá)研發(fā)中心、信盈達(dá)校企合作中心等三個服務(wù)團(tuán)隊(duì)，專業(yè)從事教學(xué)科研設(shè)備、嵌入式工業(yè)控制器、智能樓宇自動化等產(chǎn)品研發(fā)、生產(chǎn)、銷售和服務(wù)，為個人、企業(yè)、高校等提供一站式技術(shù)服務(wù)。

課程目標(biāo):

1.本課程結(jié)合目前熱門的 FPGA 技術(shù)，由多年開發(fā)經(jīng)驗(yàn)的工程師授課，系統(tǒng)地介紹了

2.FPGA 的基本設(shè)計(jì)方法。學(xué)習(xí) FPGA/CPLD 概念的基礎(chǔ)上， Altera 公司和 Xilinx 公司

3.主流 FPGA/CPLD 的結(jié)構(gòu)與特點(diǎn)。 本課程在 FPGA 應(yīng)用開發(fā)方面主要有： 初級篇內(nèi)容包

4.括 Verilog HDL 語言基礎(chǔ)，Altera 公司 FPGA 設(shè)計(jì)工具 Quartus II 軟件綜述，FPGA

5.組合邏輯設(shè)計(jì)技術(shù)等， 篇內(nèi)容包括 FPGA 的硬件設(shè)計(jì)技術(shù)， 基于 Nios II 的 SOPC

6.系統(tǒng)設(shè)計(jì)，NiosII SOPC 系統(tǒng)設(shè)計(jì)實(shí)例，系統(tǒng)時序邏輯設(shè)計(jì)技術(shù)以及基于 FPGA 的 IP核設(shè)計(jì)技術(shù)。

課程介紹:

階段：主要幫助學(xué)員了解 FPGA 系統(tǒng)設(shè)計(jì)的基礎(chǔ)知識，掌握 FPGA 小系統(tǒng)硬件

電路設(shè)計(jì)方法，學(xué)會操作 QuartusII 軟件來完成 FPGA 的設(shè)計(jì)和開發(fā)。1.1 可 1.編

程邏輯器件簡介

2.可編程邏輯器件的發(fā)展歷史

3. FPGA/CPLD 的基本結(jié)構(gòu)

3.1 FPGA 的基本結(jié)構(gòu)

3.2 CPLD 的基本結(jié)構(gòu)

3.3 FPGA 和 CPLD 的比較

3.4 FPGA/CPLD 的設(shè)計(jì)流程

4. PLD/FPGA 的分類和使用

5. FPGA 關(guān)鍵電路的設(shè)計(jì)（小電路設(shè)計(jì)）：

5.1 FPGA 管腳設(shè)計(jì)

5.2 下載配置與調(diào)試接口電路設(shè)計(jì)

5.3 高速 SDRAM 存儲器接口電路設(shè)計(jì)

5.4 異步 SRAM（ASRAM）存儲器接口電路設(shè)計(jì)

5.5 FLASH 存儲器接口電路設(shè)計(jì)

5.6 開關(guān)、按鍵與發(fā)光 LED 電路設(shè)計(jì)

5.7 VGA 接口電路設(shè)計(jì)

5.8 PS/2 鼠標(biāo)及鍵盤接口電路設(shè)計(jì)

5.9 RS-232 串口

5.10 字符型液晶顯示器接口電路設(shè)計(jì)

5.11 USB2.0 接口芯片 CY7C68013 電路設(shè)計(jì)

5.12 電源電路設(shè)計(jì)

5.13 復(fù)位電路設(shè)計(jì)

5.14 撥碼開關(guān)電路設(shè)計(jì)

5.15 i2c 總線電路設(shè)計(jì)

5.16 時鐘電路設(shè)計(jì)

5.17 圖形液晶電路設(shè)計(jì)

第二階段：介紹熟練掌握硬件描述語言(Verilog HDL)是 FPGA 工程師的基本要

求。通過本節(jié)課程的學(xué)習(xí)，學(xué)員可以了解目前流行的 VerilogHDL 語言的基本語

法，掌握 Verilog HDL 語言中常用的基本語法。通過本節(jié)課程學(xué)習(xí)，學(xué)員可以設(shè)

計(jì)一些簡單的 FPGA 程序，掌握組合邏輯和時序邏輯電路的設(shè)計(jì)方法。通過實(shí)戰(zhàn)訓(xùn)練 ，

學(xué)員可以對 Verilog HDL 語言有更深入的理解和認(rèn)識。

2.1 硬件描述語言簡介

2.1.1 Verilog HDL 的特點(diǎn)

2.1.2 Verilog HDL 的設(shè)計(jì)流程簡介

2.2 Verilog 模塊的基本概念和結(jié)構(gòu)

2.2.1 Verilog 模塊的基本概念

2.2.2 Verilog HDL 模塊的基本結(jié)構(gòu)

2.3 數(shù)據(jù)類型及其常量及變量

2.4 運(yùn)算符及表達(dá)式

2.4.1 算術(shù)運(yùn)算符

2.4.2 關(guān)系運(yùn)算符

2.4.3 邏輯運(yùn)算符

2.4.4 按位邏輯運(yùn)算符

2.4.5 條件運(yùn)算符

2.4.6 移位運(yùn)算符

2.4.7 拼接運(yùn)算符

2.4.8 縮減運(yùn)算符

2.5 條件語句和循環(huán)語句

2.5.1 條件語句

2.5.2 case 語句

2.5.3 while 語句

2.5.4 for 語句

2.6 結(jié)構(gòu)說明語句

2.6.1 initial 語句

2.6.2 always 語句

2.6.3 task 和 function 語句

2.7 系統(tǒng)函數(shù)和任務(wù)

2.7.1 標(biāo)準(zhǔn)輸出任務(wù)

2.7.2 仿真控制任務(wù)

2.7.3 時間度量系統(tǒng)函數(shù)

2.7.4 文件管理任務(wù)

2.8 小結(jié)

第三階段 Altera FPGA 設(shè)計(jì)

3.1 Altera 高密度 FPGA

3.1.1 主流高端 FPGA——Stratix 系列

3.1.2 內(nèi)嵌高速串行收發(fā)器的 FPGAStratix GX 系列

3.2 Altera 的 Cyclone 系列低成本 FPGA

3.2.1 新型可編程架構(gòu)

3.2.2 嵌入式存儲資源

3.2.3 專用外部存儲接口電路

3.2.4 支持的接口和協(xié)議

3.2.5 鎖相環(huán)的實(shí)現(xiàn)

3.2.6 I/O 特性

3.2.7 Nios II 嵌入式處理器

3.2.8 配置方案

3.3 Altera 的 MAX II 系列 CPLD 器件

3.4 Quartus II 軟件綜述

3.4.1 Quartus II 軟件的特點(diǎn)及支持的器件

3.4.2 Quartus II 軟件的工具及功能簡介

3.4.3 Quartus II 軟件的用戶界面

3.5 設(shè)計(jì)輸入

3.5.1 建立工程

3.5.2 建立設(shè)計(jì)

3.6 綜合

3.7 布局布線

3.8 仿真

3.9 編程與配置

3.10 小結(jié)

第四階段：隨著 FPGA 芯片的性能和密度不斷提高, 基于 FPGA 產(chǎn)品開發(fā)正在逐漸成

熟并且在很多領(lǐng)域得到了應(yīng)用。本階段重點(diǎn)學(xué)習(xí)在 FPGA 產(chǎn)品設(shè)計(jì)核心技術(shù)

4.1 FPGA 的硬件設(shè)計(jì)技術(shù)

4.2 基于 Nios II 的 SOPC 系統(tǒng)設(shè)計(jì)

4.3 Nios II 的 SOPC 系統(tǒng)的設(shè)計(jì)實(shí)例

4.4 系統(tǒng)時序邏輯設(shè)計(jì)技術(shù)

4.5 基于 FPGA 的 IP 核設(shè)計(jì)技術(shù)

4.6FPGA 的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

4.7 基于 FPGA 的硬件回路仿真器設(shè)計(jì)

第五階段 Alter 的 IP 工具

5.1 IP 的概念

5.2 Alter 可提供的 IP

5.3 Alter IP 在設(shè)計(jì)中的作用

5.4 使用 Alter 的基本宏功能

5.5 使用 Alter 的 IP 核

第六階段：總結(jié)答疑，由工程師帶領(lǐng)學(xué)員設(shè)計(jì)項(xiàng)目

質(zhì)量**：

1.每個班提供充足的實(shí)踐操作和問題輔導(dǎo)答疑時間。**人手一臺機(jī)、1套實(shí)驗(yàn)器材！

2.所有班級均采用小班授課，20%理論+60%實(shí)戰(zhàn)+20%項(xiàng)目實(shí)踐

3.在學(xué)習(xí)期間均會獲得我公司研發(fā)部幾十位工程師、國際項(xiàng)目經(jīng)理等的技術(shù)支

持，除正常學(xué)習(xí)時間外，其他任何時間學(xué)員均可前來進(jìn)行額外實(shí)踐

4.考核合格頒發(fā)證書：信息產(chǎn)業(yè)部頒發(fā)《單片機(jī)統(tǒng)設(shè)計(jì)工程師》證書（可選300元）

5.提供一年的的免費(fèi)技術(shù)支持服務(wù)。

6.學(xué)員可以加入信盈達(dá)嵌入式研發(fā)中心就職或者兼職參與項(xiàng)目設(shè)計(jì)

上課時間：

周末班：上午9：30---15：00 下午：15：00----19：30

晚班：19：00---21：30

全日制班：每周一至周五全天

經(jīng)驗(yàn)豐富的師資團(tuán)隊(duì)：擁有豐富行業(yè)經(jīng)驗(yàn)的嵌入式研發(fā)專家團(tuán)隊(duì)是信盈達(dá)發(fā)展的核心動力與核心資源，一直扎根與企業(yè)項(xiàng)目設(shè)計(jì)、項(xiàng)目研發(fā)，能準(zhǔn)確把握企業(yè)需求技術(shù)及目前行技術(shù)熱門需求他們能夠在對嵌入式行業(yè)動態(tài)的掌握和實(shí)訓(xùn)開展的實(shí)施過程中結(jié)合院校提供有價(jià)值的幫助，可以與高校教師一起，合理分工，密切協(xié)作，高質(zhì)量的開展實(shí)訓(xùn)工作。為實(shí)訓(xùn)課程的實(shí)施提供就業(yè)模擬環(huán)境。

學(xué)習(xí)環(huán)境: